01.04
Suparno, M.Pd
FF JK mempunyai masukan “J” dan “K”. FF ini “dipicu” oleh suatu pinggiran pulsa clock
positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun
sebuah pencacah. FF JK dibangun dari rangkaian dasar FF-SR dengan
menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan
rangkaian diferensiator pembentuk denyut pulsa clock seperti yang
ditunjukkan pada gambardi bawah ini
Pada
FF JK ini, masukan J dan K disebut masukan pengendali karena kedua
masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada
saat pulsa clock tiba (dapat pinggiran positif atau negatif, tergantung
kepada jenis FFnya). FF ini berbeda dengan FF-D karena pada FF-JK
masukan clock adalah masukan yang dicacah, dan masukan J serta K adalah
masukan yang mengendalikan FF itu.
Gambar Layout IC JK Flip Flop ( 7473 )
Posted in: Flip Flop
0 komentar:
Posting Komentar